随着工艺和技术的进步，融合ARM、DSP、硬核IP等已成为家常，但在实现融合之时还要面临一些取舍。
赛灵思公司在近半年动作频繁，28纳米FPGA、ZYNQ开发平台、3D IC、Vivado开发套件等等的出新，将赛灵思“创新是DNA”的理念发挥到了极致，引领着赛灵思走向“All Programmable”全新的征程。
3D IC是行业必然发展方向
3D IC是一个很热门的课题，不只是FPGA行业，也是半导体行业必然的发展方向。
在赛灵思的创新中，3D IC是不容错过的话题。赛灵思公司亚太区销售与市场副总裁杨飞表示，3D IC是一个很热门的课题，不只是FPGA行业，也是半导体行业必然的发展方向。“因为最主要的是它能够打破摩尔定律的束缚。假如工艺不改进，就只能跟着摩尔定律的步伐发展，并且不容易把数字和模拟IC混合在一起。”杨飞进一步指出，“我们今年推出了全球首款异构3D IC，将40纳米模拟电路跟28纳米数字电路混合在一起，通过3D IC堆叠到同一个芯片里面去，产生了全球唯一的400G OTN FPGA单芯片。在系统级的应用方面，就可将原来需要5片标准器件的方案变成单片FPGA方案。”
而实现3D IC的成功不是一般公司能做到的。杨飞表示，一方面是赛灵思每年投资4亿～5亿美元用于研发，投资3D IC从90纳米开始，到65纳米，又到28纳米量产，整个过程将近10年。并且，光有判断是不够的，还要付诸于行动，持续投入资金和耐心做研发，而且要等这么多年才能修成正果，一般的公司撑不了。另一方面是除了有决心和行动外，还要有技术的积累，要在相关技术、工艺、封装等方面具有综合实力才能成功。因为这不仅要解决散热问题，还要下决心把产品的架构设计成符合3D IC产品架构的需求。
在客户关心的开发难度和成本、时间方面，赛灵思也持续创新，今年新的软件开发平台Vivado即是佐证。杨飞表示，到了28纳米节点，FPGA中就有65亿个晶体管，如果用传统的FPGA开发手段，单个布线要做10多个小时，非常困难。而Vivado最主要的目的是减少开发周期，满足28纳米节点及以上节点新工艺集成度的需求，包括IP集成等。同时，因为FPGA带有ARM内核，需要提供一个有机结合硬件、软件的并行开发平台，加快开发的进度。“通过Vivado中高阶综合的开发手段，工程师可以在做系统设计的时候，以C为开发手段。因为无论是做马达控制，还是视频处理，往往要做一个算法，算法模型多是用C或C++建模。以前要把C模型变成逻辑，人工要花两三个月的时间，现在通过使用Vivado软件中自动化的工具AutoESL，可将其变成RTL即硬件描述语言，从而大大缩短了时间，全面提升了设计生产力。”杨飞指出。
集成新模块要看市场需求
系统需要集成的东西太多了，如果每个厂家都要自己做底层的IP，难度很大。
目前FPGA早已不再是单纯的“可编辑逻辑器件”，随着工艺和技术的进步，融合ARM、DSP、硬核IP等已成为家常。FPGA成为融合的“集大成者”，但在实现融合之时还要面临一些取舍。杨飞指出，融合最主要解决以下两个问题：一是提供系统集成性，这主要是希望把系统的性能和带宽加强，将密度、带宽和性能提高N倍，这是持续永恒的发展方向。并且很重要的一点就是还要保证低功耗，以适应节能环保的需求。二是要有推动产品迅速上市的支持机制，包括软件工具、产品易用性等。因为每个具体应用需求不一样，比如医疗设备要通过一些许可资质，需要1～3年的时间;汽车电子也涉及相关安全认证，从开发到上市一般需要3～5年;无线通信系统一般需求10个月左右;某些工业控制或者3D电视在几个月时间内就可完成。
目前FPGA的融合最引人注目的是集成ARM，将应用领域拓展至广阔的嵌入式市场。而传统FPGA里已经有处理器、逻辑等架构和能力，赛灵思通过将ARM A9双核集成到Zynq器件中，实现可编程平台硬件和软件有机的结合。杨飞对此表示，做系统设计的时候，可以考虑把性能指标要求比较高的部分放到ARM核中，而一些对性能指标要求特别高的硬加速部分可放到FPGA中。ARM和FPGA有机的结合，可以使FPGA更多地进入传统处理器服务的领域。因为这些领域本来扁平的系统架构中就需要处理器、FPGA等，而现在赛灵思提供一个更优化的架构，大大提升整个系统的带宽，也帮助我们扩大了应用市场。
未来FPGA还会集成什么模块?杨飞表示，典型的嵌入式系统中有处理器、逻辑IC、存储器，还有周边的设备，例如接口I/O、并行以及串行的接口。集成新的模块要看有没有足够大的市场催生需求。随着工艺的改进，IC的成本很大程度制约在芯片的I/O多少，芯片也不一定需要定制的模块，因为资源越来越充足。
未来的征程还在延续，赛灵思也早已胸有成竹。杨飞表示，从工艺的角度出发，赛灵思承诺会持续创新以保持领先，不断地进入传统标准器ASSP/ASIC所服务的领域，这一趋势将不断加快。在与客户应用结合方面，系统需要集成的东西太多了，如果每个厂家都要自己做底层的IP，难度很大。赛灵思推广的目标设计平台通过一些参考设计IP，大幅提高了赛灵思客户使用FPGA的效率，降低了研发成本。赛灵思未来还将提供更有效的软件工具以及更多的IP认证方案。